Kein Foto von Tobias Peter Scheipel

Tobias Peter Scheipel

Dipl.-Ing., BSc

20142019
Wenn Sie Änderungen in Pure vorgenommen haben, werden diese hier in Kürze erscheinen.

Fingerprint Tauchen Sie ein in die Recherchenthemengebiete, in denen Tobias Peter Scheipel aktiv ist. Diese Themengebiet-Etiketten stammen von den Werken dieser Person. Gemeinsam bilden sie einen einzigartigen Fingerabdruck.

  • 8 Ähnliche Profile
Embedded systems Ingenieurwesen & Materialwissenschaft
Printed circuit boards Ingenieurwesen & Materialwissenschaft
Railroad cars Ingenieurwesen & Materialwissenschaft
Schematic diagrams Ingenieurwesen & Materialwissenschaft
Hardware Ingenieurwesen & Materialwissenschaft
XML Ingenieurwesen & Materialwissenschaft
Embedded software Ingenieurwesen & Materialwissenschaft
Specification languages Ingenieurwesen & Materialwissenschaft

Forschungsoutput 2017 2019

  • 3 Beitrag in einem Konferenzband
  • 1 Artikel

papagenoPCB: An Automated Printed Circuit Board Generation Approach for Embedded Systems Prototyping

Scheipel, T. P. & Baunach, M. C., 24 Mär 2019, ICONS 2019 - The Fourteenth International Conference on Systems. S. 20-25 6 S.

Publikation: Beitrag in Buch/Bericht/KonferenzbandBeitrag in einem KonferenzbandForschungBegutachtung

Open Access
Embedded systems
Printed circuit boards
Schematic diagrams
XML
Hardware

Smart mobility of the future – a challenge for embedded automotive systems

Baunach, M. C., Martins Gomes, R., Malenko, M., Mauroner, F., Batista Ribeiro, L. & Scheipel, T. P., 27 Jun 2018, in : e&i - Elektrotechnik und Informationstechnik. S. 304-308 5 S., 135.

Publikation: Beitrag in einer FachzeitschriftArtikelForschungBegutachtung

Railroad cars
Hardware
Communication

Einheit zur anwendungsbezogenen Leistungsmessung für die RISC-V-Architektur

Scheipel, T. P., Mauroner, F. & Baunach, M. C., 2017, Logistik und Echtzeit. Springer Verlag, S. 69-78 (Informatik aktuell).

Publikation: Beitrag in Buch/Bericht/KonferenzbandBeitrag in einem KonferenzbandForschungBegutachtung

System-Aware Performance Monitoring Unit for RISC-V Architectures

Scheipel, T. P., Mauroner, F. & Baunach, M. C., 31 Aug 2017, Proceedings of the 20th Euromicro Conference on Digital System Design (DSD).

Publikation: Beitrag in Buch/Bericht/KonferenzbandBeitrag in einem KonferenzbandForschungBegutachtung

Aktivitäten 2017 2019

  • 3 Vortrag bei Konferenz oder Fachtagung
  • 1 Konferenz oder Fachtagung (Teilnahme an/Organisation von)

2nd Winter School on Operating Systems 2019

Marcel Carsten Baunach (Organisator/-in), Marcel Carsten Baunach (Mitgliedschaft in Programmausschüssen), Tobias Peter Scheipel (Organisator/-in)
25 Feb 20191 Mär 2019

Aktivität: Teilnahme an / Organisation vonKonferenz oder Fachtagung (Teilnahme an/Organisation von)

papagenoPCB: An Automated Printed Circuit Board Generation Approachfor Embedded Systems Prototyping

Tobias Peter Scheipel (Redner/in)
26 Mär 2019

Aktivität: Vortrag oder PräsentationVortrag bei Konferenz oder FachtagungScience to science

System-Aware Performance Monitoring Unit for RISC-V Architectures

Tobias Peter Scheipel (Redner/in), Fabian Mauroner (Beitragende/r), Marcel Carsten Baunach (Beitragende/r)
31 Aug 2017

Aktivität: Vortrag oder PräsentationVortrag bei Konferenz oder FachtagungScience to science

Einheit zur anwendungsbezogenen Leistungsmessung für die RISC-V-Architektur

Tobias Peter Scheipel (Redner/in), Fabian Mauroner (Beitragende/r), Marcel Carsten Baunach (Beitragende/r)
16 Nov 2017

Aktivität: Vortrag oder PräsentationVortrag bei Konferenz oder FachtagungScience to science

Preise

Gewinner des Graduiertenwettbewerbs der GI Fachgruppe Echtzeitsysteme

Tobias Peter Scheipel (Empfänger/-in), 16 Nov 2017

Auszeichnung: Preise / Medaillen / Ehrungen

Projekte 2014 2019