Abstract
Elektrostatische Entladungen – Englisch: Electrostatic Discharges (ESD) – werden mit fortschreitenden Integration und kleineren Strukturgrößen in integrierten
Schaltungen (ICs) eine zunehmende Herausforderung. Hersteller von ICs und Systemen überprüfen die ESD Robustheit ihrer Produkte mittels standardisierter
Qualifikationstests. Die Testpulse für ICs unterscheiden sich von jenen, die auf Systemebene verwendet werden. Die Anforderungen und Ziele der Qualifikationstests für IC- und System-Ebene sind verschieden. Die standardisierten ESD-Tests geben nur eine Pass-Fail Information. Diese ist für die Entwicklungsphase von neuen ICs kaum geeignet. Die ESD-Festigkeit von ICs kann meist erst mit den ersten Prototypen festgestellt werden. Ein negatives Resultat bei einem ESD-Test hat meist ein Redesign und hohe Kosten zur Folge.
Schaltungen (ICs) eine zunehmende Herausforderung. Hersteller von ICs und Systemen überprüfen die ESD Robustheit ihrer Produkte mittels standardisierter
Qualifikationstests. Die Testpulse für ICs unterscheiden sich von jenen, die auf Systemebene verwendet werden. Die Anforderungen und Ziele der Qualifikationstests für IC- und System-Ebene sind verschieden. Die standardisierten ESD-Tests geben nur eine Pass-Fail Information. Diese ist für die Entwicklungsphase von neuen ICs kaum geeignet. Die ESD-Festigkeit von ICs kann meist erst mit den ersten Prototypen festgestellt werden. Ein negatives Resultat bei einem ESD-Test hat meist ein Redesign und hohe Kosten zur Folge.
Original language | German |
---|---|
Title of host publication | 15. EMV-Fachtagung |
Subtitle of host publication | OVE Schriftenreihe Nr. 87 |
Editors | Gunter Winkler |
Place of Publication | Wien |
Publisher | Österreichischer Verband für Elektrotechnik |
Pages | 21 |
Volume | 87 |
ISBN (Print) | 3-85133-093-5 |
Publication status | Published - 26 Apr 2017 |
ASJC Scopus subject areas
- Engineering(all)
Fields of Expertise
- Information, Communication & Computing