Modelling of equivalent channel dimensions of enclosed-layout transistors, integrated on 180 nm MiAMoRE test chip

Publikation: KonferenzbeitragPoster

Abstract



Originalspracheenglisch
PublikationsstatusVeröffentlicht - 2017
VeranstaltungThe 13th International School on the Effects of Radiation on Embedded Systems for Space Applications - Leibniz Rechenzentrum, Garching, Deutschland
Dauer: 23 Okt 201726 Okt 2017
Konferenznummer: 13
https://seressa.in.tum.de/

Workshop

WorkshopThe 13th International School on the Effects of Radiation on Embedded Systems for Space Applications
KurztitelSERESSA 2017
LandDeutschland
OrtGarching
Zeitraum23/10/1726/10/17
Internetadresse

Fields of Expertise

  • Information, Communication & Computing

Fingerprint

Untersuchen Sie die Forschungsthemen von „Modelling of equivalent channel dimensions of enclosed-layout transistors, integrated on 180 nm MiAMoRE test chip“. Zusammen bilden sie einen einzigartigen Fingerprint.

Dieses zitieren