Modeling Static Delay Variations in Push-Pull CMOS Digital Logic Circuits Due to Electrical Disturbances in the Power Supply

Xu Gao, Chunchun Sui, Sameer Hemmady, Joey Rivera, Susumu Joe Yakura, David Pommerenke, Abhishek Patnaik, Daryl G. Beetner

Publikation: Beitrag in einer Fachzeitschrift › Artikel › Begutachtung

Fingerprint

Untersuchen Sie die Forschungsthemen von „Modeling Static Delay Variations in Push-Pull CMOS Digital Logic Circuits Due to Electrical Disturbances in the Power Supply“. Zusammen bilden sie einen einzigartigen Fingerprint.

Engineering