Evaluation of the Masked Logic Style MDPL on a Prototype Chip

Thomas Popp; Mario Kirschbaum; Thomas Zefferer; Stefan Mangard

doi:10.1007/978-3-540-74735-2_6

Evaluation of the Masked Logic Style MDPL on a Prototype Chip

Thomas Popp, Mario Kirschbaum, Thomas Zefferer, Stefan Mangard

Institut für Angewandte Informationsverarbeitung und Kommunikationstechnologie (7050)

Publikation: Beitrag in Buch/Bericht/Konferenzband › Beitrag in einem Konferenzband › Begutachtung

Originalsprache	englisch
Titel	Cryptographic Hardware and Embedded Systems - CHES 2007
Redakteure/-innen	Pascal Paillier, Ingrid Verbauwhede
Erscheinungsort	Berlin
Herausgeber (Verlag)	Springer
Seiten	81-94
Band	4727
ISBN (Print)	978-3-540-74734-5
DOIs	https://doi.org/10.1007/978-3-540-74735-2_6
Publikationsstatus	Veröffentlicht - 2007
Veranstaltung	Cryptographic Hardware and Embedded Systems - CHES 2005 - Vienna Dauer: 31 Aug. 2005 → 13 Sep. 2007

Publikationsreihe

Name	Lecture Notes in Computer Science (LNCS)
Herausgeber (Verlag)	Springer

Konferenz

Konferenz	Cryptographic Hardware and Embedded Systems - CHES 2005
Ort	Vienna
Zeitraum	31/08/05 → 13/09/07

Zugriff auf Dokument

10.1007/978-3-540-74735-2_6

Andere Dateien und Links

http://www.iaik.tugraz.at/research/publications/2007/CHES07_iMDPL.htm

GRANDESCA - Generating RANDom values for Encryption in the presence of Side Channel and other Attacks
Aigner, M. J., Kirschbaum, M. & Popp, T.
1/02/07 → 31/01/09
Projekt: Foschungsprojekt
FWF - Unters. Seitenkanal Att - Untersuchung von Seitenkanal Attacken
Dominikus, S., Hutter, M., Popp, T., Mangard, S., Oswald, M. E., Rijmen, V., Plos, T., Posch, R. & Herbst, C.
1/04/06 → 31/03/09
Projekt: Foschungsprojekt
IMPA Lab
Posch, R., Rijmen, V., Posch, K., Kirschbaum, M., Schmidt, J., Schläffer, M., Szekely, A., Medwed, M., Plos, T., Peßl, P., Aigner, M. J., Wenger, E., Dominikus, S., Feldhofer, M., Hutter, M. & Oswald, M. E.
1/10/99 → 15/07/19
Projekt: Arbeitsgebiet

Dieses zitieren

Evaluation of the Masked Logic Style MDPL on a Prototype Chip. / Popp, Thomas; Kirschbaum, Mario; Zefferer, Thomas et al.

Cryptographic Hardware and Embedded Systems - CHES 2007. Hrsg. / Pascal Paillier; Ingrid Verbauwhede. Band 4727 Berlin : Springer, 2007. S. 81-94 (Lecture Notes in Computer Science (LNCS)).

Publikation: Beitrag in Buch/Bericht/Konferenzband › Beitrag in einem Konferenzband › Begutachtung

Popp, T, Kirschbaum, M, Zefferer, T & Mangard, S 2007, Evaluation of the Masked Logic Style MDPL on a Prototype Chip. in P Paillier & I Verbauwhede (Hrsg.), Cryptographic Hardware and Embedded Systems - CHES 2007. Bd. 4727, Lecture Notes in Computer Science (LNCS), Springer, Berlin, S. 81-94, Cryptographic Hardware and Embedded Systems - CHES 2005, Vienna, 31/08/05. https://doi.org/10.1007/978-3-540-74735-2_6

@inproceedings{83e1a07384964dd6a71b0c2ca6274d1b,

title = "Evaluation of the Masked Logic Style MDPL on a Prototype Chip",

author = "Thomas Popp and Mario Kirschbaum and Thomas Zefferer and Stefan Mangard",

year = "2007",

doi = "10.1007/978-3-540-74735-2_6",

language = "English",

isbn = "978-3-540-74734-5",

volume = "4727",

series = "Lecture Notes in Computer Science (LNCS)",

publisher = "Springer",

pages = "81--94",

editor = "Pascal Paillier and Ingrid Verbauwhede",

booktitle = "Cryptographic Hardware and Embedded Systems - CHES 2007",

note = "Cryptographic Hardware and Embedded Systems - CHES 2005 ; Conference date: 31-08-2005 Through 13-09-2007",

}

TY - GEN

T1 - Evaluation of the Masked Logic Style MDPL on a Prototype Chip

AU - Popp, Thomas

AU - Kirschbaum, Mario

AU - Zefferer, Thomas

AU - Mangard, Stefan

PY - 2007

Y1 - 2007

UR - http://www.iaik.tugraz.at/research/publications/2007/CHES07_iMDPL.htm

U2 - 10.1007/978-3-540-74735-2_6

DO - 10.1007/978-3-540-74735-2_6

M3 - Conference paper

SN - 978-3-540-74734-5

VL - 4727

T3 - Lecture Notes in Computer Science (LNCS)

SP - 81

EP - 94

BT - Cryptographic Hardware and Embedded Systems - CHES 2007

A2 - Paillier, Pascal

A2 - Verbauwhede, Ingrid

PB - Springer

CY - Berlin

T2 - Cryptographic Hardware and Embedded Systems - CHES 2005

Y2 - 31 August 2005 through 13 September 2007

ER -

Evaluation of the Masked Logic Style MDPL on a Prototype Chip

Publikationsreihe

Konferenz

Zugriff auf Dokument

Andere Dateien und Links

Projekte

GRANDESCA - Generating RANDom values for Encryption in the presence of Side Channel and other Attacks

FWF - Unters. Seitenkanal Att - Untersuchung von Seitenkanal Attacken

IMPA Lab

Dieses zitieren