Das Hinzufügen von Sicherheit zu Geräten mit eingeschränkten Rechenanforderungen bleibt ein herausforderndes Problem, und es wurde nur sehr wenig untersucht, um leichte und stromsparende HW-Architekturen für Lattice-basierte Post-Quantum Cryptography (PQC) zu entwerfen. Die plattform- und anwendungsspezifische Optimierung spielt auch eine wichtige Rolle bei der Bereitstellung von PQC für die Bereitstellung auf einer Vielzahl von Plattformen.Darüber hinaus ist je nach Anwendungsdomäne auch Sicherheit gegen Seitenkanal- und Fehlerangriffe erforderlich. Dabei wurden nur sehr wenige Untersuchungen zum Entwurf und zur Implementierung effizienter Gegenmaßnahmen auf HW-Plattformen zum Schutz von gitterbasiertem PQC durchgeführt. Dieses Projekt ist ein Schritt, um PQC über die NIST-Standardisierung hinaus zu führen und es für die reale Bereitstellung vorzubereiten.