POWER-House - POWER-aware, Hardware-supported Operating system and Ubiquitous application Software development Environment

  • Genser, Andreas, (Teilnehmer (Co-Investigator))
  • Bachmann, Christian, (Teilnehmer (Co-Investigator))
  • Steger, Christian (Projektleiter (Principal Investigator))

Projekt: Foschungsprojekt

Projektdetails

Beschreibung

Insbesondere im Hardware/Software Codesignprozess von Systems-on-Chip (SoC), die für
den Einsatz in mobilen Geräten bestimmt sind, spielt die Berücksichtigung der Leistungsaufnahme
eine immer wichtigere Rolle. Die Komplexität dieser Systeme nimmt durch die
höher werdenden Performance-Anforderungen neuer Applikationen stetig zu. Die Fortschritte
im Bezug auf die Energiespeicherung sowie das Nutzen der Umgebungsenergie
("Energy Harvesting") hinken dieser Entwicklung allerdings hinterher und verschärfen
somit die Forderung nach SoC-Designs mit niedrigem Energiebedarf. Die steigende Komplexität wirkt sich auch erschwerend auf die Untersuchung der Leistungsaufnahme im
Rahmen des Hardware/Software Codesigns aus, da die Simulation des gesamten Systems
immer aufwändiger wird und erhebliche Simulationsdauern nach sich zieht. Der Hardwarebeschleunigte
Ansatz zur Emulation der Leistungsaufnahme eines SoC-Designs, auch als
"Power Emulation" bezeichnet, stellt eine vielversprechende Alternative zu Softwaresimulatoren
dar. Die Abschätzung der Leistungsaufnahme kann parallel zur funktionalen Emulation
mit hoher Geschwindigkeit durchgeführt werden. Allerdings operieren ursprüngliche
Power-Emulations-Ansätze auf niedrigem Abstraktionsniveau, verursachen daher einen
hohen zusätzlichen Hardwareaufwand und eignen sich nur beschränkt für die Emulation
ganzer Systeme. Ansätze auf höherer Abstraktionsebene ("High-Level Power Emulation")
verursachen nur geringen Zusatzaufwand und erlauben dadurch höhere Emulationsgeschwindigkeiten.
Der Erstellung einer generischen Methodik, die die Verwendung des
High-Level Power-Emulations-Ansatzes im Entwurfsprozess vereinfacht, wurde bis jetzt
allerdings nur wenig Aufmerksamkeit geschenkt. Des Weiteren ist die Verwendung der
Power Emulation, unter Berücksichtigung von Anforderungen an Leistungsaufnahme und
Performance, im Hardware/Software Codesign bisher wenig untersucht.
StatusAbschlussdatum
Tatsächlicher Beginn/ -es Ende1/03/0830/11/10

Publikationen

  • 12 Beitrag in einem Konferenzband
  • 1 Artikel

An Automated Framework for Power-Critical Code Region Detection and Power Peak Optimization of Embedded Software

Bachmann, C., Genser, A., Steger, C., Weiß, R. & Haid, J., 2010, Power and Timing Modeling, Optimization and Simulation, 20th International Workshop, PATMOS 2010. ., S. 11-20

Publikation: Beitrag in Buch/Bericht/KonferenzbandBeitrag in einem Konferenzband

Automated Power Characterization for Run-Time Power Emulation of SoC Designs

Bachmann, C., Genser, A., Steger, C., Weiß, R. & Haid, J., 2010, Proceedings of the 13th Euromicro Conference on Digital System Design (DSD) 2010. ., S. 587-594

Publikation: Beitrag in Buch/Bericht/KonferenzbandBeitrag in einem Konferenzband

Estimation-Based Run-Time Power Profile Flattening for RF-Powered Smart-Card Systems

Genser, A., Bachmann, C., Steger, C., Weiß, R. & Haid, J., 2010, (Angenommen/In Druck) Proceedings of the 11th Asia Pacific Conference on Circuits and Systems. .

Publikation: Beitrag in Buch/Bericht/KonferenzbandBeitrag in einem Konferenzband