The FPGA Implementation and Analysis of a Parallel Processor for Logic Simulation

Steger, C. (Ausführende/r)

Aktivität: Prüfungs- oder BetreuungstätigkeitExterne Prüfungstätigkeit

Beschreibung

Dissertation
Zeitraum27 Mai 2004
GeprüfterVivian Mark Bessler
Überprüfung stattgefunden amUniversity College Dublin